검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Worst-Case Flit and Packet Delay Bounds in Wormhole Networks on Chip 칩의 웜홀 네트워크에서 최악의 플릿 및 패킷 지연 경계

Yue QIAN, Zhonghai LU, Wenhua DOU

  • 조회수

    0

  • 이것을 인용

요약 :

우리는 온칩 웜홀 네트워크에서 흐름별 플릿 및 패킷 최악의 지연 경계를 조사합니다. 많은 하드 실시간 임베디드 애플리케이션에서 요구되는 것처럼 비용이 제한된 시스템의 최악의 조건에서 보증을 제공하려면 이러한 조사가 필수적입니다. 먼저 흐름 제어, 링크 및 버퍼 공유에 대한 분석 모델을 제안합니다. 이러한 분석 모델을 기반으로 흐름 제어, 링크 및 버퍼 공유의 결합된 효과를 포착하는 개방형 서비스 분석 모델을 얻습니다. 서비스 분석 모델을 사용하여 개별 흐름에 대한 등가 서비스 곡선을 계산한 다음 플릿 및 패킷 지연 범위를 도출합니다. 실험 결과는 분석 범위가 정확하고 엄격하다는 것을 확인합니다.

발행
IEICE TRANSACTIONS on Fundamentals Vol.E92-A No.12 pp.3211-3220
발행일
2009/12/01
공개일
온라인 ISSN
1745-1337
DOI
10.1587/transfun.E92.A.3211
원고의 종류
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
범주
임베디드, 실시간 및 재구성 가능 시스템

작성자

키워드