검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Threshold-Logic Devices Consisting of Subthreshold CMOS Circuits 하위 임계값 CMOS 회로로 구성된 임계값 논리 장치

Taichi OGAWA, Tetsuya HIROSE, Tetsuya ASAI, Yoshihito AMEMIYA

  • 조회수

    0

  • 이것을 인용

요약 :

하위 임계값 MOSFET 회로로 구성된 임계값 논리 게이트 장치가 제안됩니다. 게이트 장치는 전류 모드 덧셈 및 뺄셈 기술을 사용하여 임계값 논리 연산을 수행합니다. 임계 논리를 기반으로 하는 가산기 및 형태학적 연산 셀과 같은 샘플 디지털 하위 시스템은 게이트 장치를 사용하여 설계되고 해당 동작은 컴퓨터 시뮬레이션을 통해 확인됩니다. 이 장치는 구조가 간단하고 전력 소모가 낮기 때문에 셀룰러 오토마톤, 신경망 LSI 등 셀 기반 병렬 처리 LSI를 구축하는 데 적합합니다.

발행
IEICE TRANSACTIONS on Fundamentals Vol.E92-A No.2 pp.436-442
발행일
2009/02/01
공개일
온라인 ISSN
1745-1337
DOI
10.1587/transfun.E92.A.436
원고의 종류
Special Section PAPER (Special Section on Analog Circuit Techniques and Related Topics)
범주

작성자

키워드