검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Linear Time Calculation of On-Chip Power Distribution Network Capacitance Considering State-Dependence 상태 의존성을 고려한 온칩 배전망 커패시턴스의 선형 시간 계산

Shiho HAGIWARA, Koh YAMANAGA, Ryo TAKAHASHI, Kazuya MASU, Takashi SATO

  • 조회수

    0

  • 이것을 인용

요약 :

배전 네트워크의 상태 의존적 커패시턴스를 위한 빠른 계산 도구가 제안되었습니다. 제안된 방법은 기존 SPICE 기반 커패시턴스 계산보다 5배 이상 빠른 선형 시간 복잡도를 달성합니다. 기존 방법으로는 분석할 수 없었던 대규모 회로를 분석하여 정전용량 변화를 보다 포괄적으로 탐색할 수 있습니다. 제안한 방법으로 얻은 정전용량은 SPICE 기반 방법과 완전히 일치하며(최대 XNUMX자리), 다양한 회로에 대한 수치 실험을 통해 시간 선형성을 확인하였다. 최대 및 최소 커패시턴스는 평균 및 분산 추정을 사용하여 계산됩니다. 계산 시간 역시 선형 시간 복잡도입니다. 제안된 도구는 LSI의 정확한 매크로 모델 구축을 용이하게 합니다.

발행
IEICE TRANSACTIONS on Fundamentals Vol.E93-A No.12 pp.2409-2416
발행일
2010/12/01
공개일
온라인 ISSN
1745-1337
DOI
10.1587/transfun.E93.A.2409
원고의 종류
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
범주
장치 및 회로 모델링 및 분석

작성자

키워드