검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Testing for the Programming Circuit of SRAM-Based FPGAs SRAM 기반 FPGA의 프로그래밍 회로 테스트

Hiroyuki MICHINISHI, Tokumi YOKOHIRA, Takuji OKAMOTO, Tomoo INOUE, Hideo FUJIWARA

  • 조회수

    0

  • 이것을 인용

요약 :

SRAM 기반 FPGA의 프로그래밍 회로는 두 개의 시프트 레지스터, 제어 회로 및 구성 메모리(SRAM) 셀 어레이로 구성됩니다. 구성 메모리 셀 어레이는 RAM에 대한 기존 테스트 방법으로 쉽게 테스트할 수 있으므로 시프트 레지스터 테스트에 중점을 둡니다. 먼저 추가 하드웨어를 사용하지 않고 프로그래밍 회로의 기능만 사용하여 수행할 수 있는 시프트 레지스터에 대한 테스트 절차를 도출합니다. 다음으로 테스트 절차의 타당성을 보여줍니다. 마지막으로 Xilinx XC4025를 테스트하기 위한 테스트 절차의 적용을 보여줍니다.

발행
IEICE TRANSACTIONS on Information Vol.E82-D No.6 pp.1051-1057
발행일
1999/06/25
공개일
온라인 ISSN
DOI
원고의 종류
PAPER
범주
내결함성 컴퓨팅

작성자

키워드