검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

VLSI Yield Optimization Based on the Redundancy at the Sub-Processing-Element Level 하위 처리 요소 수준의 중복성을 기반으로 한 VLSI 수율 최적화

Tianxu ZHAO, Yue HAO, Yong-Chang JIAO

  • 조회수

    0

  • 이것을 인용

요약 :

하위 처리 요소(sub-PE) 수준 중복성을 위한 최적의 할당 모델이 개발되었으며 이는 유전자 알고리즘에 의해 해결됩니다. 할당 모델에서 평균 결함 밀도 D 요소 수율을 정확하게 분석하기 위해 매개변수 δ도 고려됩니다. 여기서 δ는 PE의 전체 면적에 대한 지원 회로 면적의 비율로 정의됩니다. PE의 영역이 제약 조건에 부과되면 모델의 최적 솔루션은 서로 다릅니다. D 및 δ가 계산됩니다. 시뮬레이션 결과는 고정된 평균 결함 밀도에 대해 다음을 나타냅니다. D, PE에 추가되는 최적 중복 하위 회로의 수와 PE의 수율은 δ가 증가함에 따라 감소합니다. 또한 고정된 매개변수 δ에 대해 최적의 중복 하위 회로의 수가 증가하는 반면 PE의 최적 수율은 다음과 같이 감소합니다. D 증가합니다.

발행
IEICE TRANSACTIONS on Information Vol.E84-D No.11 pp.1471-1475
발행일
2001/11/01
공개일
온라인 ISSN
DOI
원고의 종류
Special Section PAPER (Special Issue on Function Integrated Information Systems)
범주

작성자

키워드