검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Two Test Generation Methods Using a Compacted Test Table and a Compacted Test Plan Table for RTL Data Path Circuits RTL 데이터 경로 회로에 대해 압축된 테스트 테이블과 압축된 테스트 계획 테이블을 사용하는 두 가지 테스트 생성 방법

Toshinori HOSOKAWA, Hiroshi DATE, Michiaki MURAOKA

  • 조회수

    0

  • 이것을 인용

요약 :

본 논문에서는 계층적 테스트 생성이 적용 가능한 DFT를 적용한 RTL 데이터 경로 회로에 대해 압축된 테스트 테이블을 사용한 테스트 생성 방법과 압축된 테스트 계획 테이블을 사용한 테스트 생성 방법을 제안합니다. 또한, 압축된 테스트 계획 테이블 생성을 위한 휴리스틱 알고리즘을 제안한다. 제안된 방법은 기존의 계층적 테스트 생성 방법에 비해 일부 RTL 데이터 경로 회로의 테스트 길이를 단축할 수 있습니다.

발행
IEICE TRANSACTIONS on Information Vol.E85-D No.10 pp.1474-1482
발행일
2002/10/01
공개일
온라인 ISSN
DOI
원고의 종류
Special Section PAPER (Special Issue on Test and Verification of VLSI)
범주
테스트 생성 및 수정

작성자

키워드