검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Hybrid BIST Design for n-Detection Test Using Partially Rotational Scan 하이브리드 BIST 설계 n-부분 회전 스캔을 이용한 감지 테스트

Kenichi ICHINO, Takeshi ASAKAWA, Satoshi FUKUMOTO, Kazuhiko IWASAKI, Seiji KAJIHARA

  • 조회수

    0

  • 이것을 인용

요약 :

An n-고착된 오류에 대한 감지 테스트는 지연 오류 테스트뿐만 아니라 모델링되지 않은 오류 감지에도 사용할 수 있습니다. 우리는 하이브리드 BIST 회로를 개발했습니다. 즉, 부분 회전이 있는 시프트 레지스터와 ATPG 벡터에서 테스트 벡터를 선택하는 절차로 구성된 방법입니다. 이 테스트 방법은 높은 정체 오류 범위로 속도 테스트를 수행할 수 있습니다. at-speed 테스트 중에는 저속 테스터를 사용하여 ATPG 벡터의 하위 집합이 입력됩니다. ISCAS'85, ISCAS'89 및 ITC'99 회로에 대한 컴퓨터 시뮬레이션이 수행됩니다. n = 1, 2, 3, 5, 10, 15. 시뮬레이션 결과, ATPG 벡터에 비해 테스트 벡터의 양을 52.3%~0.9%까지 줄일 수 있음을 보여주었다. 결과적으로 제안된 방법은 at-speed 테스트 비용을 절감할 수 있다.

발행
IEICE TRANSACTIONS on Information Vol.E85-D No.10 pp.1490-1497
발행일
2002/10/01
공개일
온라인 ISSN
DOI
원고의 종류
Special Section PAPER (Special Issue on Test and Verification of VLSI)
범주
아르

작성자

키워드