검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Debug System for Heterogeneous Multiple Processors in a Single Chip for Multimedia Communication 멀티미디어 통신을 위한 단일 칩의 이기종 다중 프로세서 디버그 시스템

Noriyuki MINEGISHI, Ken-ichi ASANO, Hirokazu SUZUKI, Keisuke OKADA, Takashi KAN

  • 조회수

    0

  • 이것을 인용

요약 :

단일 칩에 이기종 다중 프로세서를 위한 디버그 시스템이 개발되었습니다. 시스템은 칩에 통합된 디버그 인터페이스 회로, 칩과 PC 사이의 인터페이스 회로 기판, PC에 구현된 디버그 소프트웨어로 구성됩니다. 이 디버그 시스템은 원래의 비디오 프로세서 코어, RISC 프로세서 및 DSP를 포함하는 멀티미디어 통신 프로세서용으로 설계되었습니다. RISC 프로세서는 원래의 비디오 프로세서와 기타 하드웨어 기능을 포함하는 비디오 처리 장치를 제어합니다. 디버그 모드에 있는 동안 외부 디버거는 RISC 프로세서와 동일한 방식으로 비디오 처리 장치를 제어할 수 있습니다. JTAG 기반 인터페이스 회로에는 명령, 주소, 기록할 데이터 등을 위한 버스 트랜잭션용 레지스터와 버스 트랜잭션 시퀀서가 포함되어 있습니다. 실제로 이 시스템은 RISC 프로세서와 동일한 버스 트랜잭션 제어를 실현할 수 있습니다. 제안된 디버그 시스템을 적용하면 RISC 처리 장치와 비디오 처리 장치의 동시 디버그가 구현될 수 있다. 이를 통해 문제를 보다 신속하게 조사할 수 있으며 디버깅에 필요한 총 시간이 효율적으로 단축됩니다. 이 기술이 없으면 칩을 디버깅하는 데 약 19주가 소요되는 반면, 이 기술을 사용하면 디버깅을 9주 만에 완료할 수 있습니다.

발행
IEICE TRANSACTIONS on Information Vol.E85-D No.10 pp.1571-1578
발행일
2002/10/01
공개일
온라인 ISSN
DOI
원고의 종류
Special Section PAPER (Special Issue on Test and Verification of VLSI)
범주
다중 프로세서 디버깅

작성자

키워드