검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Application-Dependent Interconnect Testing of Xilinx FPGAs Based on Line Branches Partitioning 라인 분기 분할을 기반으로 하는 Xilinx FPGA의 애플리케이션 종속 상호 연결 테스트

Teng LIN, Jianhua FENG, Dunshan YU

  • 조회수

    0

  • 이것을 인용

요약 :

라인 분기 파티셔닝을 기반으로 하는 Xilinx FPGA(Field Programmable Gate Array)의 새로운 애플리케이션 종속 상호 연결 테스트 방식이 제시됩니다. FPGA의 AC(애플리케이션 구성)에 있는 상호 연결의 대상 라인 분기는 여러 하위 세트로 분할되므로 여러 테스트 구성(TC)에서 호환 가능한 CLB(구성 가능 논리 블록) 구성을 사용하여 테스트할 수 있습니다. 실험 결과에 따르면 ISCAS89 및 ITC99 벤치마크의 경우 이 체계는 99개 TC 미만에서 11%보다 높은 고착 오류 범위를 얻을 수 있습니다.

발행
IEICE TRANSACTIONS on Information Vol.E92-D No.5 pp.1197-1199
발행일
2009/05/01
공개일
온라인 ISSN
1745-1361
DOI
10.1587/transinf.E92.D.1197
원고의 종류
LETTER
범주
신뢰할 수 있는 컴퓨팅

작성자

키워드