검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Quaternary Decision Diagram Machine: Optimization of Its Code 4차 의사결정 다이어그램 머신: 코드 최적화

Tsutomu SASAO, Hiroki NAKAHARA, Munehiro MATSUURA, Yoshifumi KAWAMURA, Jon T. BUTLER

  • 조회수

    0

  • 이것을 인용

요약 :

본 논문에서는 먼저 전력 소모와 프로그래밍 가능성에 초점을 맞춰 VLSI 설계 동향을 검토합니다. 그런 다음 논리 기능을 표현하고 평가하는 데 QDD(분기 결정 다이어그램)의 이점을 보여줍니다. 즉, QDD를 사용하여 고속 구현을 제공하는 QDD 머신을 구현하는 방법을 보여줍니다. QDD 머신을 BDD(Binary Decision Diagram) 머신과 비교한 결과, QDD를 선택한 경우 1.28~2.02배의 속도 향상을 보여줍니다. 1주소와 2주소 BDD 머신, 3주소와 4주소 QDD 머신을 고려하여 명령어 수를 최소화하는 방법을 보여줍니다.

발행
IEICE TRANSACTIONS on Information Vol.E93-D No.8 pp.2026-2035
발행일
2010/08/01
공개일
온라인 ISSN
1745-1361
DOI
10.1587/transinf.E93.D.2026
원고의 종류
Special Section INVITED PAPER (Special Section on Multiple-Valued Logic and VLSI Computing)
범주

작성자

키워드