검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Delay Model of Multiple-Valued Logic Circuits Consisting of Min, Max, and Literal Operations 최소, 최대 및 리터럴 연산으로 구성된 다중 값 논리 회로의 지연 모델

Noboru TAKAGI

  • 조회수

    0

  • 이것을 인용

요약 :

이진 논리 회로에 대한 지연 모델이 제안되었으며 수학적 특성이 명확해졌습니다. Kleene의 삼항 논리는 이진 논리 회로의 과도 동작을 표현하는 가장 간단한 지연 모델 중 하나입니다. Goto는 1948년에 처음으로 Kleene의 삼항 논리를 이진 논리 회로의 위험 감지에 적용했습니다. Kleene의 삼항 논리 외에도 이진 논리 회로의 지연 모델, Lewis의 5가 논리 등이 많이 있습니다. 한편, 최근에는 다치 논리 회로가 재생되고 있습니다. 디지털 회로를 구현하는 데 중요한 역할을 합니다. 예를 들어 칩 크기를 획기적으로 줄일 수 있기 때문입니다. 다중 값 논리 회로가 더욱 중요해짐에도 불구하고 다중 값 논리 회로의 지연 모델에 대한 논의는 거의 없습니다. 그리고 본 논문에서는 Min, Max, Literal 연산으로 구성된 다중값 논리회로의 지연 모델을 소개한다. 그런 다음 지연 모델의 수학적 속성 중 일부를 보여줍니다.

발행
IEICE TRANSACTIONS on Information Vol.E93-D No.8 pp.2040-2047
발행일
2010/08/01
공개일
온라인 ISSN
1745-1361
DOI
10.1587/transinf.E93.D.2040
원고의 종류
Special Section PAPER (Special Section on Multiple-Valued Logic and VLSI Computing)
범주
논리 설계

작성자

키워드