검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Novel Multiple-Valued Logic Design Using BiCMOS-Based Negative Differential Resistance Circuit Biased by Two Current Sources 두 개의 전류 소스로 바이어스된 BiCMOS 기반 네거티브 차동 저항 회로를 사용한 새로운 다중 값 논리 설계

Kwang-Jow GAN, Dong-Shong LIANG, Yan-Wun CHEN

  • 조회수

    0

  • 이것을 인용

요약 :

이 논문에서는 여러 Si 기반 금속 산화막 반도체 전계 효과 트랜지스터(MOS)와 SiGe 회로로 구성된 3피크 음차동 저항(NDR) 회로를 사용하는 새로운 다중 값 논리(MVL) 설계를 보여줍니다. 이종접합 바이폴라 트랜지스터(HBT) 기반 장치. 특히 이 3피크 NDR 회로는 2개의 스위치 제어 전류 소스에 의해 바이어스됩니다. 공진 터널링 다이오드(RTD)로 만들어진 기존 MVL 회로와 비교할 때 이 다중 피크 MOS-HBT-NDR 회로는 두 가지 주요 장점을 가지고 있습니다. 하나는 이 회로의 제작이 분자빔 에피택시 시스템 없이도 표준 BiCMOS 공정으로 완벽하게 구현될 수 있다는 것입니다. 또 다른 점은 RTD 기반 MVL 설계보다 더 많은 논리 상태를 얻을 수 있다는 것입니다. 측정 시 두 개의 전류원을 순서대로 켜고 끄는 순차적 제어에 따라 출력에서 ​​8개의 논리 상태를 얻을 수 있습니다.

발행
IEICE TRANSACTIONS on Information Vol.E93-D No.8 pp.2068-2072
발행일
2010/08/01
공개일
온라인 ISSN
1745-1361
DOI
10.1587/transinf.E93.D.2068
원고의 종류
Special Section PAPER (Special Section on Multiple-Valued Logic and VLSI Computing)
범주
다중 값 VLSI 기술

작성자

키워드