검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Switch Block Architecture for Multi-Context FPGAs Based on a Ferroelectric-Capacitor Functional Pass-Gate Using Multiple/Binary Valued Hybrid Signals 다중/이진 값 하이브리드 신호를 사용하는 강유전성 커패시터 기능 패스 게이트를 기반으로 하는 다중 상황 FPGA용 스위치 블록 아키텍처

Shota ISHIHARA, Noriaki IDOBATA, Masanori HARIYAMA, Michitaka KAMEYAMA

  • 조회수

    0

  • 이것을 인용

요약 :

DPGA(동적 프로그래밍 가능 게이트 어레이)는 기존 FPGA(필드 프로그래밍 가능 게이트 어레이)보다 공간 효율적인 구현을 제공합니다. 일반적인 DPGA 아키텍처 중 하나는 다중 컨텍스트 아키텍처입니다. 다중 컨텍스트 아키텍처를 기반으로 하는 DPGA는 컨텍스트 간 빠른 전환을 구현하는 MC-FPGA(Multi-Context FPGA)입니다. 기존 SRAM 기반 MC-FPGA의 문제점은 구성 메모리 비트 수가 많아 면적이 넓고 대기 전력 소모가 크다는 점이다. 더욱이 SRAM 기반의 다중 상황 FPGA는 휘발성이기 때문에 대기전력 절감을 위한 power-gating 구현이 어렵다. 이 논문은 다중 값 임계값 함수와 비휘발성 다중 값 저장을 병합하는 강유전성 커패시터 기능 패스 게이트를 기반으로 하는 MC-FPGA를 위한 공간 효율적인 비휘발성 다중 컨텍스트 스위치 블록 아키텍처를 제시합니다. 0.35가지 상황에 대한 테스트 칩은 0.60μm-CMOS/63μm-강유전체 커패시터 공정으로 제작되었습니다. 제안된 다중 컨텍스트 스위치 블록의 트랜지스터 수는 SRAM 기반 스위치 블록에 비해 XNUMX%로 감소된다.

발행
IEICE TRANSACTIONS on Information Vol.E93-D No.8 pp.2134-2144
발행일
2010/08/01
공개일
온라인 ISSN
1745-1361
DOI
10.1587/transinf.E93.D.2134
원고의 종류
Special Section PAPER (Special Section on Multiple-Valued Logic and VLSI Computing)
범주
다중값 VLSI의 적용

작성자

키워드