검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

F-Scan: A DFT Method for Functional Scan at RTL F-스캔: RTL에서 기능 스캔을 위한 DFT 방법

Marie Engelene J. OBIEN, Satoshi OHTAKE, Hideo FUJIWARA

  • 조회수

    0

  • 이것을 인용

요약 :

순차 회로의 테스트 패턴 생성이 어렵기 때문에 여러 DFT(테스트 가능성을 위한 설계) 접근 방식이 제안되었습니다. 오늘날의 더욱 복잡한 칩의 요구 사항을 충족하려면 이러한 현재 접근 방식을 개선해야 합니다. 본 논문에서는 기존 기능 요소와 테스트 경로를 최적으로 활용하는 회로의 상위 수준 설명에 적용할 수 있는 새로운 DFT 방법을 소개합니다. F-스캔이라고 하는 이 기술은 결함 적용 범위를 손상시키지 않으면서 테스트로 인한 하드웨어 오버헤드를 효과적으로 줄입니다. 시험 신청 시간도 최소한으로 유지됩니다. F-스캔과 게이트 레벨 풀 스캔 설계의 성능 비교는 실험 결과를 통해 보여줍니다.

발행
IEICE TRANSACTIONS on Information Vol.E94-D No.1 pp.104-113
발행일
2011/01/01
공개일
온라인 ISSN
1745-1361
DOI
10.1587/transinf.E94.D.104
원고의 종류
PAPER
범주
정보 네트워크

작성자

키워드